'2011/07'에 해당되는 글 3건

  1. 2011.07.11 Verilog 코딩시 유의점 (2)
  2. 2011.07.05 오랜만에 (1)
  3. 2011.07.01 방학 반납 확정 (3)

Verilog 코딩시 유의점

Etc 2011.07.11 19:06

1. Testbench 작성시를 제외하고는 initial 문 사용하지 말것.

- 실제 회로 합성시 동작하지 않음.


2. Combinational Circuit 구현시에는 Blocking assignment, Sequential Circuit 구현시에는 non-blocking assignment 사용

- 이렇게 하지 않으면 나중에 FPGA 합성시 문제가 생길 수 있음


3. always @(*), always @(posedge clk) 구분

- 전자는 Combinational Circuit, 후자는 Sequential Circuit 을 모델링.


4. 같은 값을 여러 모듈에서 Drive 하지 말 것.

충돌 일어남.


5. Waveform window 에서, Binary 값 Hex, Decimal로 변환하는 방법

Waveform window에서 값 우클릭 -> Radix -> 원하는 표기로 변경

아오 이거 몰라서 지금까지 0, 1만으로 눈알빠지게 비교한거 생각하면 토나오네 ㅠㅠ
저작자 표시 비영리 동일 조건 변경 허락
신고
Posted by 나일레

오랜만에

잡담 2011.07.05 13:19

보고 빵터진 짤.

보존목적 반 공유목적 반으로 올림 ㅋ


쿨가이!
저작자 표시 비영리 동일 조건 변경 허락
신고
Posted by 나일레

방학 반납 확정

잡담 2011.07.01 15:51

방금 연구실로 교수님이 다녀가셨는데,

"규현이 컨트롤러 설계 잘 되고있나?"

"네 잘 되고 있(는지 아닌지 사실 나도 잘 모르긴 하지만 일단 안되고 있다고 말하긴 좀 민망합)니다."

라고 대답을 했더니,

"아 그러면 이번에 그거 설계하고 테스트 해 보고 칩으로 찍어보자. 완성하는데 얼마나 걸릴 것 같니?"

"한달(아니 내 입이 미쳤나봐 한달이라니 한달이라니!)정도면 될 것 같습니다."

"음 그래. 열심히 해봐라."


라고 말씀하시고는, 연구실 선배에게 칩 한번 찍어볼 것 같으니까 봐주라고 말씀하셨다.

......

아 한달이라니..

내가 미쳤나봐요;;

이제 같이하는 사람도 없는데..

내가 미쳤나봐요 어쩌자고 그런 말을 ㅠㅠ

불과 10분전에 있었던, 약간 정신없는 상태에서 나누었던 폭풍같은 대화로, 나의 방학은 그대로 연구실에서;


오늘의 교훈1 : 허세부리지 맙시다.
오늘의 교훈2 : 입 잘못 놀리면 한방에 훅간다.
저작자 표시 비영리 동일 조건 변경 허락
신고
Posted by 나일레